Buscar | Enlaces de interés | Sugerir | Sobre Nosotros | Aviso Legal | Contacto | Mapa Web   Galego  Castellano  English  

Verilog

Linguaxe de descrición do soporte físico usada para modelar sistemas electrónicos e que sostén o deseño, proba e implementa circuítos analóxicos, dixitais e de sinal mixto a diferentes niveis de abstracción.

Categoría Gramatical: 
nome propio co que un produto que se vende, comercializa, publicita ou distribúe
Información complementaria: 
Algunhas veces esta linguaxe é chamada Verilog HDL. Ten unha sintaxe similar á da linguaxe de programación C, pero a diferenza desta, utiliza Begin/End en lugar de chaves para definir un bloque de código. Por outro lado, a definición de constantes require a lonxitude de bits coa súa base. Verilog non ten estruturas, apuntadores ou funcións recursivas. Finalmente o concepto de tempo, moi importante nun HDL, non se encontra en C. Un subconxunto de sentenzas na linguaxe é sintetizable. Se os módulos nun deseño conteñen só sentenzas sintetizables, pódese usar programas para converter ou sintetizar o deseño nunha lista de nodos que describe os compoñentes básicos e os conectadores que deben implementarse no soporte físico. A lista de nodos pode entón ser transformada nunha forma describindo as celas estándar dun circuíto integrado, por exemplo ASIC, ou unha cadea de bits para un dispositivo de lóxica programable (PLD) como poden ser FPGA ou CPLD.
Traducions
Tradución portugués: 
Verilog
Tradución castelán: 
Veriglog
Tradución francés: 
Verilog
Tradución italiano: 
Verilog
Tradución inglés: 
Verilog
Tradución alemán: 
Verilog